DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

4693416

Basic Patent (No, Kind, Date): JP 59115564 A2 840704 < No. of Patents: 002>

THIN FILM TRANSISTOR (English)

Patent Assignee: SEIKO DENSHI KOGYO KK

Author (Inventor): SUZUKI TERUYA

IPC: *H01L-029/78; H01L-021/318; H01L-027/12; H01L-029/62

CA Abstract No: *102(06)054727K; Derwent WPI Acc No: *C 84-203562; JAPIO Reference No: *080235E000046;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 59115564 A2 840704 JP 82228188 A 821223 (BASIC)

JP 93046105 B4 930713 JP 82228188 A 821223

Priority Data (No,Kind,Date): JP 82228188 A 821223 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

01403964 **Image available**

THIN FILM TRANSISTOR

PUB. NO.: **59-115564** [JP 59115564 A]

PUBLISHED: July 04, 1984 (19840704)

INVENTOR(s): SUZUKI TERUYA

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 57-228188 [JP 82228188]

FILED: December 23, 1982 (19821223)

INTL CLASS: [3] H01L-029/78; H01L-021/318; H01L-027/12; H01L-029/62

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 275, Vol. 08, No. 235, Pg. 46,

October 27, 1984 (19841027)

ABSTRACT

PURPOSE: To obtain a gate oxidized film which has good quality of film by forming a nitrided or oxidized film by a plasma CVD and then heat treating it at the special temperature or higher.

CONSTITUTION: A gate oxidized film 2 is formed on a gate electrode 3 on a glass plate 1, an amorphous Si or polysilicon layer 6 is selectively accumulated, source and drain electrodes 4, 5 are attached, and a protective film 7 is covered, thereby completing a thin film transistor. In case of forming the film, the flow ratio of the Si(sub 4)/N(sub 2)O is selected to 1/7-1/150, an SiO(sub 2) film is formed at 0.01-1Torr, 10-50W of electric power, and 100-300c of substrate temperature, and calcined in N(sub 2) at 400c or higher. The film formed by this plasma CVD method has a boundary level reduced by approximately 1/10 order, its withstand voltage is improved by approximately 10 times, and pinholes are further reduced. Even if an Si(sub 3)N(sub 4) film is formed with SiH(sub 4)+NHO(sub 3)+N(sub 2) gas, similar effect can be obtained, hysteresis can be remarkably reduced. and it is extremely effective to improve the characteristics of either film.

(19) 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭59---115564

60 Int. Cl.3 H 01 L 29/78

#H 01 L 21/318

27/12 29/62

識別記号

庁内整理番号 7377-5F 7739-5F 8122-5F 7638-5F

43公開 昭和59年(1984)7月4日

発明の数 1 審查請求 未請求

(全3 頁)

59薄膜トランジスタ

20特 頤 昭57-228188

昭57(1982)12月23日 22出

明 者 鈴木光弥 @発

東京都江東区亀戸6丁目31番1

号株式会社第二精工舎内

の出 願 人 セイコー電子工業株式会社 東京都江東区亀戸6丁目31番1

号

四代 理 人 弁理士 最上務

阴

1. 発明の名称 薄膜トランジスタ

2. 特許請求の範囲

茲板,ゲート,ゲート絶級膜,半導体膜,ソー ス,ドレーンなどからなる薄膜トランジスターに おいて、ゲート絶級腹はプラズマCVDによつて 作成した窒化膜または酸化膜であり、かつ、その 膜は瘟匪400℃以上で熱処理した膜であること を特徴とする薄膜トランジスタ。

3 発明の発細が説明

本発明は、薄膜トランジスターに関し、特に、 ゲート絶縁膜は、プラメマCVD(あるいはグロ - 放電CVDともいわれる)で作成し、次に熱処 理したゲート絶縁膜に関するものである。

近年、アクテイプマトリクスを使つた液晶ディ スプレイ、特に液晶テレビ等の研究開発が行なわ れている。アクティプマトリクスとして、シリコ

ン単結晶を拡板にしたMOSトランジスタを使う 他に、稗膜トランジスタによる液晶ディスプレイ がある。孾段トランジスタの場合は、シリコン単 結晶ウエハーを拡板にしたMOSアレイと比較し のために、ツイストネマテイツク液晶モードを便 りととができ、コストが安くなり、さらに、大型 ディスプレイを作ることができる。その反面、ガ ラス茲板を使り場合は、シリコシ単結晶の場合と 異なり、トランシスタ製造プロセスは、 温度 500 て以下の低温プロセスとする必要がある。低温で ゲート絶線膜を作成する方法として、通常、低圧 力によるCVD法があるが、温度500℃で作成 した酸化膜は、界面準位が1×1011以上あり、 耐圧が低く、ピンホールがあり、良い膜質のゲー ト絶縁膜が得がたい。

本発明は、上述の欠点を除去するために、温度 100~300 CT、 プラメマ C V D に よつて、 盤化膜、あるいは酸化膜を作成し、次に温度 400 で以上で熱処理を行なりことにより、 所望のゲー

特開昭59-115564 (2)

ト絶縁膜を得ることを目的とする。

次に本発明を詳細に説明する。

第1図は、本発明の薄膜トランジスタの経断面図を示し、1は透明基板であり、石英ガラスや通常のガラスを使用する。2はゲート絶談膜であり、プラズマCVD法によつて作成し、盤化膜 8 1 N H や酸化膜 8 1 O N 膜であり、3はゲート電極、4はドレーン電極、5はソース電極であり、各電電は、A 2 , A 2 ー 3 1 , ポリシリコン , 金 , クロムをどからなる電極である。6は半導体膜であり、アモルファスシリコンや、ポリシリコン 腹であり、アモルファスシリコンや、ポリシリコン 腹であり、アモルファスシリコンや、ポリシリコン 族を使用する。7はパッシベイション膜であり、ア 8 G、または窒化膜である。

次に、本発明によるゲート絶縁膜の製造方法と、 その膜質についての実験結果を述べる。

まず、プラズマC V D を使つた S 1 O N 膜は、 次の方法によつて作成した。使用ガスは、 S 1 H 4 , N 2 O 流 登比 1/7 ~ 1/150 と し、デポジッション圧力 Q 1 ~ 1 torr, 放電 Power 1 0 ~ 5 0 watte, 基板温度 1 0 0 ~ 3 0 0 C で

ルが低下した。ブラズマCVDによる盥化膜について、次に述べる。使用ガスは、B1H4,HNO3,N2 ガスを使用した。S1H4/NH3 流量比%~2,N2 10~1008CCM, 圧力 0.1~ 0.5 torr,放電 Power 10~100 watts, 結板温度 200~300 でとした。次に、温度 400 で以上で水 索雰囲気中で焼成した。その結果、酸化膜の場合と同様の傾向を得ることができ、エッチレートで約%,界面準位で1ヶ9低下した。

第2図は、本発明で用いるプラズマCVDで作成した窒化膜のMIS構造の容量対電圧特性を示し、水素雰囲気中で糖成した場合の特性1.0は、水素焼成しない場合の特性1.1と比較し、ヒステリンスの幅が約2となつた。

以上述べてきたように、本発明によるブラズマ C V D によつて作成し、次に熱処理した絶縁原は、 界面単位の向上,エンチレートの低下,耐圧の向 ある。このようにして作成した酸化膜を、さらに 温度 4 5 0 ℃、窒化雰囲気中で焼成した。これら の絶縁膜と、他の方法で作成した絶母膜を比較し たデータを下の表に示す。

褁

製造法	界面準位 Q.88/q	ピンホール (腹)撃約1000Å)	耐旺Von	エッチレート BHF(Å/sec)
Low Pressurl C V D	1×1012	*	1×10 ⁸	100
Plasma C V D	8×1011	小	3×10 ⁶	100
Plasma CVD +450C熱処理	2×1011	ほとんどない	1×107	50.

表から明らかなように、ブラズマC V D によつて作成した酸化膜は、高温低圧 C V D で作成した酸化膜より、膜質は少し良くなり、さらに、温度 4 5 0 C で焼成した膜は、焼成しない場合と比較して、エッチレートが約½,界面準位が約 1 ケタ低下し、耐圧が約 1 0 倍増加し、さらにピンホー

上、また窒化膜に関しては、ヒステリンスの減少 が顕岩にみられ、薄膜トランジスタの特性向上に 極めて有効である。

4. 図面の簡単な説明

第1図は、本発明の薄膜トランジスタの擬断面図、第2図は、本発明で用いるプラズマCVDで作成した窒化膜の電気特性図である。

1 … 透明基板

2…ゲート絶縁膜

3 … ゲート

4…ドレーン

5 … ソース

6 … 半導体膜

7 … 保護膜

11… プラズマCVDによる窒化膜の特性

1 2 … 1 1 を水素雰囲気中で熱処理した特性

以 上

出願人 株式会社 第二精工名 代理人 弁理士 橙 上

特開昭59-115564(3)





